ГОСТ Р 71071-2023

ФЕДЕРАЛЬНОЕ АГЕНТСТВО

                                       ПО ТЕХНИЧЕСКОМУ РЕГУЛИРОВАНИЮ И МЕТРОЛОГИИ




                                                     НАЦИОНАЛЬНЫЙ                    ГОСТ Р
                                                          СТАНДАРТ
                                                        РОССИЙСКОЙ
                                                                                     71071 —
                                                         ФЕДЕРАЦИИ                   2023




                                      МИКРОСХЕМЫ ИНТЕГРАЛЬНЫЕ.
                                           СХЕМЫ ЗАДЕРЖКИ
                                             Система параметров


                                                    Издание официальное




                                                             Москва
                                                Российский институт стандартизации
                                                               2023




строительная техническая экспертиза

ГОСТ Р 71071—2023


                                       Предисловие
     1 РАЗРАБОТАН Акционерным обществом «Российский         научно-исследовательский   институт
«Электронстандарт» (АО «РНИИ «Электронстандарт»)

     2 ВНЕСЕН Техническим комитетом по стандартизации ТК 303 «Электронная компонентная база,
материалы и оборудование»

     3 УТВЕРЖДЕН И ВВЕДЕН В ДЕЙСТВИЕ Приказом Федерального агентства по техническому
регулированию и метрологии от 31 октября 2023 г № 1309-ст

    4 ВВЕДЕН ВПЕРВЫЕ




     Правила применения настоящего стандарта установлены в статье 26 Федерального закона
от 29 июня 2015 г. № 162-ФЗ «О стандартизации в Российской Федерации». Информация об из­
менениях к настоящему стандарту публикуется в ежегодном (по состоянию на 1 января текущего
года) информационном указателе «Национальные стандарты», а официальный текст изменений
и поправок — в ежемесячном информационном указателе «Национальные стандарты». В случае
пересмотра (замены) или отмены настоящего стандарта соответствующее уведомление будет
опубликовано в ближайшем выпуске ежемесячного информационного указателя «Национальные
стандарты». Соответствующая информация, уведомление и тексты размещаются также в ин­
формационной системе общего пользования — на официальном сайте Федерального агентства по
техническому регулированию и метрологии в сети Интернет (www.rst.gov.ru)




                                          © Оформление. ФГБУ «Институт стандартизации», 2023

     Настоящий стандарт не может быть полностью или частично воспроизведен, тиражирован и рас­
пространен в качестве официального издания без разрешения Федерального агентства по техническо­
му регулированию и метрологии

ГОСТ Р 71071—2023


Н А Ц И О Н А Л Ь Н Ы Й           С Т А Н Д А Р Т           Р О С С И Й С К О Й           Ф Е Д Е Р А Ц И И


                                    МИКРОСХЕМЫ ИНТЕГРАЛЬНЫЕ.
                                         СХЕМЫ ЗАДЕРЖКИ

                                           Система параметров

                              Integrated circuits. Delay circuits. Parameters system


                                                                                   Дата введения — 2024— 03— 01




     1 Область применения
     Настоящий стандарт распространяется на вновь разрабатываемые и модернизируемые
интегральные микросхемы схем задержек (далее — микросхемы).
     Стандарт устанавливает состав параметров и типовых характеристик микросхем, подлежащих
включению в технические условия (ТУ) или стандарты на микросхемы при их разработке или пересмотре.
     Стандарт следует применять для выбора параметров при разработке технических заданий на
научно-исследовательские и опытно-конструкторские работы, программ испытаний опытных образцов.
     Настоящий стандарт предназначен для применения предприятиями, организациями и другими
субъектами научной и хозяйственной деятельности независимо от форм собственности и подчинения,
а также федеральными органами исполнительной власти Российской Федерации, участвующими в
разработке, производстве, эксплуатации микросхем в соответствии с действующим законодательством.


     2 Нормативные ссылки
     В настоящем стандарте использована нормативная ссылка на следующий стандарт:
     ГОСТ Р 57441 Микросхемы интегральные. Термины, определения и буквенные обозначения
электрических параметров
      П р и м е ч а н и е — При пользовании настоящим стандартом целесообразно проверить действие ссылочных
стандартов в информационной системе общего пользования — на официальном сайте Федерального агентства
по техническому регулированию и метрологии в сети интернет или по ежегодному информационному указателю
«Национальные стандарты», который опубликован по состоянию на 1 января текущего года, и по выпускам
ежемесячного информационного указателя «Национальные стандарты» за текущий год. Если заменен ссылочный
стандарт, на который дана недатированная ссылка, то рекомендуется использовать действующую версию этого
стандарта с учетом всех внесенных в данную версию изменений. Если заменен ссылочный стандарт, на который
дана датированная ссылка, то рекомендуется использовать версию этого стандарта с указанным выше годом
утверждения (принятия). Если после утверждения настоящего стандарта в ссылочный стандарт, на который дана
датированная ссылка, внесено изменение, затрагивающее положение, на которое дана ссылка, то это положение
рекомендуется применять без учета данного изменения. Если ссылочный стандарт отменен без замены, то
положение, в котором дана ссылка на него, рекомендуется применять в части, не затрагивающей эту ссылку.


     3 Термины и определения
     В настоящем стандарте применены термины по ГОСТ Р 57441, а также следующие термины с со­
ответствующими определениями:
     3.1     напряжение смещения: Постоянное напряжение, поданное на вывод интегральной
микросхемы в заданном режиме.


Издание официальное
                                                                                                              1

ГОСТ Р 71071—2023

      3.2 напряжение смещения подложки: Постоянное напряжение, поданное на вывод подложки
интегральной микросхемы в заданном режиме.
      3.3 напряжение смещения сдвигового регистра: Постоянное напряжение, поданное на
управляющую фазу сдвигового регистра интегральной микросхемы в заданном режиме.
      3.4 входное напряжение смещения: Постоянное напряжение, поданное на вход микросхемы в
заданном режиме.
      3.5 входное опорное напряжение смещения: Постоянное напряжение, поданное на опорный
вход интегральной микросхемы в заданном режиме.
      3.6 входное опорное напряжение: Напряжение на опорном входе интегральной микросхемы в
заданном режиме.
      3.7 максимальное входное напряжение: Двойное амплитудное значение максимального
синусоидального напряжения на входе интегральной микросхемы при заданном значении коэффициента
гармоник на ее выходе.
      3.8 выходное напряжение смещения: Постоянное напряжение на выходе интегральной
микросхемы при отсутствии на ее входе входного напряжения.
      3.9 напряжение тактовых импульсов: Импульсное напряжение, поданное на управляющую
фазу сдвигового регистра интегральной микросхемы в заданном режиме.
      3.10 напряжение смещения развязки: Постоянное напряжение, поданное на элементы развязки
активной и пассивной областей интегральной микросхемы.
      3.11 напряжение стробирующих импульсов: Импульсное напряжение, поданное на
стробирующий вход интегральной микросхемы в заданном режиме.
      3.12 напряжение импульсов выборки — хранения: Импульсное напряжение, поданное на
вывод выборки — хранения интегральной микросхемы в заданном режиме.
      3.13 верхний уровень напряжения тактовых импульсов: Напряжение тактовых импульсов на
их вершине.
      3.14 верхний уровень напряжения стробирующих импульсов: Напряжение стробирующих
импульсов на их вершине.
      3.15 верхний уровень напряжения импульсов выборки — хранения: Напряжение импульсов
выборки — хранения на их вершине.
      3.16 нижний уровень напряжения тактовых импульсов: Напряжение тактовых импульсов на
их основании.
      3.17 нижний уровень напряжения стробирующих импульсов: Напряжение стробирующих
импульсов на их основании.
      3.18 нижний уровень напряжения импульсов выборки — хранения: Напряжение импульсов
выборки — хранения на их основании.
      3.19 напряжение геометрического шума, приведенное ко входу: Отношение напряжения
(от пика к пику) геометрического шума на выходе интегральной микросхемы при заданных условиях к
коэффициенту усиления напряжения.
      3.20 ток подложки: Ток, протекающий в цепи подложки интегральной микросхемы в заданном
режиме.
      3.21 частота стробирующих импульсов: Частота следования стробирующих импульсов в
заданном режиме.
      3.22 частота импульсов выборки — хранения: Частота следования импульсов выборки —
хранения в заданном режиме.
      3.23 максимальная частота следования импульсов тактовых сигналов: Наибольшее
значение частоты следования тактовых импульсов, при котором заданные параметры интегральной
микросхемы соответствуют установленным нормам.
      3.24 минимальная частота следования импульсов тактовых сигналов: Наименьшее значение
частоты следования тактовых импульсов, при котором заданные параметры интегральной микросхемы
соответствуют установленным нормам.
      3.25 максимальное время задержки: Время задержки при минимальной частоте тактовых
импульсов.
      3.26 минимальное время задержки: Время задержки при максимальной частоте тактовых
импульсов.



2